La topología de bus serie adopta el concepto de diseño de voltaje fijo.

La topología de bus en serie adopta el concepto de diseño de voltaje fijo. En resumen, la placa de control del inversor determina un voltaje de bus de CC estable a partir del voltaje de los terminales de CA, resume la potencia máxima captada por cada optimizador de voltaje en serie y, a continuación, calcula la corriente de línea y la transmite al optimizador mediante Zigbee Wireless o un PLC. En este momento, el voltaje a la salida de cada optimizador es igual a la potencia máxima del componente captado dividida por la corriente de línea. Cuando el componente se bloquea, el optimizador vuelve a determinar el valor de potencia máxima de salida según la curva IV y lo transmite a la placa de control del inversor mediante Zigbee Wireless o un PLC. Con la premisa de mantener el voltaje de bus de CC sin cambios, la placa de control recalcula la corriente de línea (reduciéndola) y la envía a cada optimizador. En este momento, se reduce la potencia del componente bloqueado y el optimizador también reduce el voltaje para confirmar que la corriente de salida cumple con el estándar. Los optimizadores de otros componentes desbloqueados aumentan el voltaje para cumplir con el estándar de corriente de salida. Si el componente sufre una sobretensión excesiva, el optimizador de voltaje lo puenteará hasta que recupere su estado operativo. Esta regulación es, en realidad, un proceso de compensación de voltaje, que proporciona el voltaje de terminal de CC óptimo para estabilizar el puente H del inversor.